

PATENT ABSTRACTS OF JAPAN

(11) Publication number: 10125677 A

(43) Date of publication of application: 15.05.98

(51) Int. CI

H01L 21/3205 H01L 21/28

(21) Application number: 08275752

(22) Date of filing: 18.10.96

(71) Applicant:

FUJITSU LTD

(72) Inventor:

HORIE HIROSHI IMAI MASAHIKO ARIMOTO YOSHIHIRO

ITO AKIO


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To form fine AI wirings with respect to a manufacturing method for semiconductor devices by adding very simple improvements to the conventional technique of substituting AI reactively for silicon, and by burying closely plugs made of AI into contact holes with large aspect ratios or burying AI in fine grooves.

SOLUTION: After forming electrode contact holes in an insulating film 6 provided on a silicon semiconductor substrate 1, silicon is buried in the electrode contact holes. As heating the whole, including the silicon semiconductor substrate 1 in a reduced-pressure atmosphere, Al is deposited to form an Al film thereon and generate Al plugs 13 in the electrode contact holes while substituting Al for silicon. Then, only the Al film present on the insulating film 6 is removed together with deposited silicon.

COPYRIGHT: (C)1998,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-125677

(43)公開日 平成10年(1998) 5月15日

Ν

(51) Int.Cl. 8

識別配号

H01L 21/3205

21/28

301

FΙ

H01L 21/88

21/28

301L

審査請求 未請求 請求項の数3 OL (全 8 頁)

(21)出願番号

特顯平8-275752

(22)出顧日

平成8年(1996)10月18日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

上号

(72) 発明者 堀江 博

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(72)発明者 今井 雅彦

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 弁理士 柏谷 昭司 (外2名)

最終頁に続く


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

【課題】 半導体装置の製造方法に関し、シリコンをA 1 に置換反応させる従来の技術に極めて簡単な改変を加えることで、アスペクト比が大きいコンタクト・ホールにA 1 からなるプラグを密実に埋め込んだり、或いは、微細な溝にA 1 を埋め込んで微細なA 1 配線を形成できるようにする。

【解決手段】 シリコン半導体基板1上の絶縁膜6に電極コンタクト・ホールを形成してからシリコンで埋め込み、シリコン半導体基板1を含む全体を減圧中に於いて加熱しつつA1を堆積させて該シリコンをA1に置換しながらA1膜を形成し、電極コンタクト・ホール内ではA1プラグ13を生成させ、絶縁膜6上のA1膜のみを析出されたシリコンと共に除去する。

実施の形態1を説明する半導体装置の要部切断側面図



【特許請求の範囲】

【請求項1】半導体基板上の絶縁膜にコンタクト・ホール或いは溝を形成してからシリコンで埋め込む工程と、次いで、半導体基板を含む全体を減圧中に於いて加熱しつつA1を堆積させ前記シリコンをA1に置換しながらA1膜を形成する工程と、

次いで、絶縁膜上のAI膜のみを析出されたシリコンと 共に除去する工程とが含まれてなることを特徴とする半 導体装置の製造方法。

【請求項2】半導体基板上の絶縁膜にコンタクト・ホー 10 ル或いは溝を形成してからシリコンで埋め込む工程と、次いで、半導体基板を含む全体を減圧中に於いて加熱しつつAIを堆積させ前記シリコンをAIに置換しながら AI膜を形成する工程と、

引き続いて、A1膜上に遷移金属膜を形成して析出する シリコンと反応させて遷移金属シリサイドを生成させる T程と

次いで、前記遷移金属シリサイドを含む遷移金属膜を除去する工程とが含まれてなることを特徴とする半導体装置の製造方法。

【請求項3】コンタクト・ホール或いは溝内にバリヤ膜を形成してからシリコンで埋め込む工程が含まれてなる ことを特徴とする請求項1又は2記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、アスペクト比が大きい例えばピア・ホール(via-hole)などのコンタクト・ホールにAlからなるブラグを埋め込んだ配線構造をもつ半導体装置を製造するのに好適な方法に関 30する。

【0002】現在、半導体装置を更に高集積化する為、多層配線が多用化されつつあるが、その場合、下層と上層とを接続する微細接続構造が問題であり、コンタクト・ホールへのA1の埋め込みには、通常、スパッタリング法が用いられているのであるが、その埋め込み形状は良好とは言えない状態にあるので、この問題を解決する必要があり、本発明は、その問題に対処する一手段を提供することができる。

[0003]

【従来の技術】多層配線を形成する場合、コンタクト・ホールへのAIからなるブラグの埋め込み形状が悪い場合、接続がオープンになったり、或いは、抵抗の増大に結び付くことになり、また、AIは、多結晶シリコンとは異なり、微細加工が困難である。

【0004】 通常、ギガ・スケールのDRAM(dynamic random access memory) になると、径が0.2 $[\mu m]$ 以下、深さが2 $[\mu m]$ 、従って、アスペクト比が10以上にもなるコンタクト・ホールにA1プラグを埋め込むことが必要にな

る。

【0005】従来、コンタクト・ホールにA1プラグを埋め込む技術として、多結晶シリコンとA1の置換反応を利用することが提案されている(要すれば「特開平2-199838号公報」を参照)。

【0006】前記従来の技術に依れば、径が0.3 $[\mu m]$ 、深さ0.5 $[\mu m]$ 、即ち、アスペクト比が2以下であるコンタクト・ホールに多結晶シリコンを埋め込み、その表面にA1を堆積し、温度450 $[^{\circ}$]、時間30 [分] の熱処理を行なって、コンタクト・ホール中の多結晶シリコンをA1 に置換できたとしている。

[0007]

【発明が解決しようとする課題】本発明者の実験に依れば、前記従来の技術に依っては、ギガ・スケールのDRAMに於けるコンタクト・ホール、即ち、アスペクト比が10以上にもなるコンタクト・ホールにA1プラグを埋め込むことはできない。

【0008】本発明は、多結晶シリコンをA1に置換反応させる従来の技術に極めて簡単な改変を加えることで、アスペクト比が大きいコンタクト・ホールにA1か

20 で、アスペクト比が大きいコンタクト・ホールにA1からなるプラグを密実に埋め込むことを可能にしようとする。

[0009]

【課題を解決するための手段】本発明では、電極コンタクト・ホール中に多結晶シリコンを埋め込んだウエハに減圧中で加熱しつつA1の堆積を行なって、電極コンタクト・ホール中の多結晶シリコンをA1に置換することが基本になっている。

【0010】実験に依れば、例えば径が0.2〔μ 30 m〕、深さ1.8〔μm〕、従って、アスペクト比9の 電極コンタクト・ホールに密実に埋め込まれた多結晶シ リコンを温度430〔℃〕、時間25分の熱処理に依っ て、完全にA1に置換することができた。

【0011】因みに、前記従来の技術で対象にした径が 0.3 $[\mu m]$ 、深さが0.5 $[\mu m]$ 、従って、アス ベクト比2以下の電極コンタクト・ホールに埋め込まれた多結晶シリコンをA1に置換するのであれば、温度 4 00 $[^{\circ}]$ 、時間 15 $[^{\circ}]$ の低温且つ短時間の熱処理で充分である。

0 【0012】本発明に依った場合、アスペクト比が大きい電極コンタクト・ホール中の多結晶シリコンを低温且つ短時間でA1に置換できる理由が奈辺に在るのか、確たるところは判明していない。

【0013】然しながら、状況からの認識に依れば、減圧雰囲気中で加熱しつつAlを成長させるので、成長するAlのグレインが直ちに多結晶シリコンと置換反応されることになり、このようにAlの成長中に置換が行なわれることに起因していると類推される。

【0014】前記したところから、本発明に依る半導体 装置の製造方法に於いては、 (1) 半導体基板(例えばシリコン半導体基板1)上の 絶縁膜(例えば絶縁膜6)にコンタクト・ホール(例え ぱ電極コンタクト・ホール6A)或いは溝を形成してか らシリコン(例えば多結晶シリコン膜12)で埋め込む 工程と、次いで、半導体基板を含む全体を減圧中(例え ぱ3×10⁻¹ [Torr]の真空中)に於いて加熱(例 えば温度450[℃])しつつA1を堆積させ前記シリ コンをA1に置換しながらA1膜(例えば電極コンタク ト・ホール6A内ではA1ブラグ13の生成)を形成す る工程と、次いで、絶縁膜上のA1膜のみを析出された シリコン(例えばシリコン12A)と共に除去する工程 とが含まれてなることを特徴とするか、又は、

【0015】(2)半導体基板上の絶縁膜にコンタクト・ホール或いは溝を形成してから多結晶シリコンで埋め込む工程と、次いで、半導体基板を含む全体を減圧中に於いて加熱しつつAIを堆積させ前記シリコンをAIに置換しながらAI膜を形成する工程と、引き続いて、AI膜上に遷移金属膜(例えばTiなどの遷移金属膜1

5)を形成して析出するシリコンと反応させて遷移金属シリサイド(例えば遷移金属シリサイド15A)を生成 20 させる工程と、次いで、前記遷移金属シリサイドを含む 遷移金属膜を除去する工程とが含まれてなることを特徴とするか、又は、

【0016】(3)前記(1)又は(2)に於いて、電極コンタクト・ホール内にバリヤ膜(例えばTiNからなるバリヤ膜11)を形成してからシリコンで埋め込む工程が含まれてなることを特徴とする。

【0017】前記手段を採るととに依って、従来の技術では実現するととが不可能であった高アスペクト比のコンタクト・ホール内にA1プラグを密実に埋め込むこと 30が可能となり、しかも、A1プラグを生成する為のコンタクト・ホール内のシリコンとA1との置換は、低温且つ短時間で完了させることができ、さきに作り込まれている回路に与えるダメージを少なくすることが可能である。また、溝内に埋め込んだシリコンをA1と置換して配線にする場合、0.2〔μm〕を下回るような幅の微細配線を容易に形成することが可能であり、この場合の微細溝の形成、シリコンの埋め込みなどは、既存の装置を用いて実現することができる。

[0018]

【発明の実施の形態】図1乃至図5は本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図であり、以下、とれ等の図を参照しつつ説明すが、各図は、説明を判り易くするのに必要な部分を紙面に表出させる為、平面で見て、例えば鍵状に入り組んだ切断面を採用しているので、必ずしも直線状になっていない。この点は、後に説明する図6以下でも同様である。

【0019】図1参照

1 – (1)

図示された半導体装置では、メモリ・セル部と周辺回路 部との要部が既に作り込まれている。

【0020】図に於いて、1はシリコン半導体基板、2はSiO,からなるフィールド絶縁膜、3は多結晶シリコンからなるワード線、4は多結晶シリコンからなるゲート電極、5はSiO,からなる絶縁膜、6は複数層で構成された絶縁膜、7はA1からなるビット線、8は多結晶シリコンからなるキャパシタ電極、9はSiO,からなる誘電体膜、10は多結晶シリコンからなるキャパシタ共通電極(セル・ブレート)をそれぞれ示している

【0021】 ことで、複数層で構成された絶縁膜6は、 簡明にする為、一層からなるように図示されているが、 実際には、少なくとも三層からなっている。

【0022】即ち、ワード線3やゲート電極4などの頂面を覆う絶縁膜や側面を覆うサイド・ウォールなどを形成してから、例えばSiO、からなる第一層目の絶縁膜を形成し、次に、その上にピット線などを形成してから、例えばSiO、からなる第二層目の絶縁膜を形成し、次に、高さ1.5 [μ m]の多結晶シリコンからなるキャバシタ電極8、誘電体膜9、キャバシタ共通電極10などを形成してから、厚さ2 [μ m]のBPSG(borophosphosilicate glass)からなる絶縁膜をCMP(chemical mechanical polishing)法を適用して平坦化した状態が図示されている。

【0023】図2参照

2 - (1)

可 通常のリソグラフィ技術に於けるレジスト・プロセス、及び、エッチング・ガスをC.F. (BPSG用及びSiO,用)とする反応性イオン・エッチング (reactive ion etching:RIE)法を適用することに依り、周辺回路部の表面からシリコン半導体基板1の表面に達する電極コンタクト・ホール6Aを形成する。

【0024】本例に於ける電極コンタクト・ホール6Aの径は例えば $0.2[\mu m]$ 、また、深さは例えば $1.8[\mu m]$ とした。

0025]図3参照

3 - (1)

化学気相堆積 (chemical vapor deposition: CVD) 法を適用することに依り、電極コンタクト・ホール 6 A内も含めた全面に厚さが例えば20 [nm] のTiNからなるバリヤ膜11を形成する。

[0026]3-(2)

CVD法を適用することに依り、電極コンタクト・ホール6A内も含めた全面に厚さが例えば0.15〔μm〕 50 の多結晶シリコン膜12を形成する。 10

5

【0027】尚、電極コンタクト・ホール6Aの径が 0.2 [μm]以下であるから、厚さが0.15 [μ m]の多結晶シリコン膜12を形成すれば、電極コンタ クト・ホール6A内を充分に埋めることができる。ま た、多結晶シリコンは、他のシリコン、例えばアモルフ ァス・シリコンなどに代替することができる。

[0028]3-(3)

CMP法を適用することに依り、絶縁膜6上の多結晶シリコン膜12及びTiNからなるバリヤ膜11を除去し、電極コンタクト・ホール6A内にのみ多結晶シリコン膜12及びTiNからなるバリヤ膜11を残す。

【0029】図4参照

4 - (1)

 3×10^{-3} $\{Torr\}$ の減圧中でウエハの温度を例えば450 $\{C\}$ として、スパッタリング法を適用することに依り、厚さが例えば $1\{\mu m\}$ であるA 1 膜を5 0 $\{nm/\mathcal{A}\}$ の速度で形成する。

【0030】前記A1膜を形成する間に、電極コンタクト・ホール6A内の多結晶シリコン膜12はA1と置換され、そして、ウエハの冷却過程でA1膜の表面にはシ 20リコン12Aが析出する。

【0031】図5参照

5-(1)

CMP法を適用することに依り、絶縁膜6上のA1膜をシリコン12Aと共に除去し、電極コンタクト・ホール6A内にのみA1膜をA1プラグ13として残す。

【0032】前記のようにすることで、アスペクト比が 9である電極コンタクト・ホール6A内を密実に埋めた 多結晶シリコンをA1に置換して、導電性が高いA1プ ラグ13を容易に得ることができる。

【0033】図6乃至図8は本発明に於ける実施の形態 2を解説する為の工程要所に於ける半導体装置を表す要 部切断側面図であり、以下、とれ等の図を参照しつつ説 明する。

【0034】図6参照

6 - (1)

電極コンタクト・ホール6 AにTiNからなるバリヤ膜 11と多結晶シリコン膜12を形成する工程、即ち、実 施の態様1に於いて、図3について説明した工程まで は、全く同じであるから、とこでは、その次の段階から 説明する。

【0035】 1×10 【Torr】の滅圧中でウエハの温度を例えば450【 \mathbb{C} 】として、スパッタリング法を適用することに依り、厚さが例えば $1(\mu m)$ であるA1からなる配線膜14を50[nm/分]の速度で全面に形成する。

【0036】前記Alからなる配線膜14を形成する間に、電極コンタクト・ホール6A内の多結晶シリコン膜12はAlと置換される。

[0037]6-(2)

引き続き、前記条件の下でスパッタリング法を適用する ことに依り、厚さが例えば $0.2[\mu m]$ のTiなどの 遷移金属膜15を形成する。

【0038】尚、遷移金属としては、前記Tiの他、 W, Mo, Co, Cu, Taなどから任意に選択すると とができる。

【0039】図7参照

7 - (1)

ウェハを室温に冷却する過程でA1からなる配線膜14 の表面にシリコンが析出するのであるが、このシリコン は、遷移金属膜15と反応し、遷移金属シリサイドになってしまう。図では、この遷移金属シリサイドを記号1 5Aで指示してある。

【0040】図8参照

8 - (1)

CMP法を適用することに依り、遷移金属膜15並びに 遷移金属シリサイド15Aを除去し、絶縁膜6上のAI からなる配線膜14及び電極コンタクト・ホール6A内 のA1からなるプラグ16を残す。

【0041】前記のようにすることで、アスペクト比が 9である電極コンタクト・ホール6A内を密実に埋めた 多結晶シリコンをA1に置換して、導電性が高いA1プ ラグ16を容易に形成することができ、そして、そのA 1プラグ16には、絶縁膜6上に形成されたA1からな る配線膜14が連なっている。

【0042】前記何れの実施の形態に於いても、電極コンタクト・ホール内を導電性が高いA1プラグで埋め込む構成について説明したが、本発明は、配線の形成にも有効であり、その場合、絶縁膜に形成した溝に多結晶シリコンを埋め込み、その多結晶シリコンをA1に置換してA1配線とする。

【0043】現在、幅が0.2 [μm]以下である微細 満を形成し、その微細溝を多結晶シリコンで埋め込むこ とは、既存の装置を用いて充分に対応することができ、 従って、A1配線の微細化が可能である。

【0044】因みに、A1配線を形成する通常の技術、即ち、A1膜の形成、リソグラフィ技術に於けるレジスト・プロセス、C1系ガスを用いたドライ・エッチング法などを適用したのでは、0.2 [μm]以下のA1配線を形成することは困難である。

[0045]

【発明の効果】本発明に依る半導体装置の製造方法に於いては、半導体基板上の絶縁膜にコンタクト・ホール或いは溝を形成してから多結晶シリコン或いはアモルファス・シリコンなどのシリコンで埋め込み、半導体基板を含む全体を減圧中に於いて加熱しつつA1を堆積させ前記シリコンをA1に置換しながらA1膜を形成し、絶縁膜上のA1膜のみを析出されたシリコンと共に除去するか、或いは、A1膜を形成した後、A1膜上に遷移金属50膜を形成し、析出されたシリコンを遷移金属シリサイド

として遷移金属膜と共に除去するようにしている。

【0046】前記構成を採ることに依って、従来の技術では実現することが不可能であった高アスペクト比のコンタクト・ホール内にAIブラグを密実に埋め込むことが可能となり、しかも、AIブラグを生成する為のコンタクト・ホール内のシリコンとAIとの置換は、低温且つ短時間で完了させることができ、さきに作り込まれている回路に与えるダメージを少なくすることが可能である。また、溝内に埋め込んだシリコンをAIと置換して配線にする場合、0.2〔μm〕を下回るような幅の微細にする場合、0.2〔μm〕を下回るような幅の微細であり、この場合の微細溝の形成、シリコンの埋め込みなどは、既存の装置を用いて実現することができる。

【図面の簡単な説明】

【図1】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図2】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図3】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図4】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図5】本発明に於ける実施の形態1を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図6】本発明に於ける実施の形態2を解説する為の工 30

程要所に於ける半導体装置を表す要部切断側面図であ ろ_


【図7】本発明に於ける実施の形態2を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である。

【図8】本発明に於ける実施の形態2を解説する為の工程要所に於ける半導体装置を表す要部切断側面図である

【符号の説明】


- 0 1 シリコン半導体基板
 - 2 SiO、からなるフィールド絶縁膜
 - 3 多結晶シリコンからなるワード線
 - 4 多結晶シリコンからなるゲート電極
 - 5 SiO, からなる絶縁膜
 - 6 複数層で構成された絶縁膜
 - 6A 電極コンタクト・ホール
 - 7 A1からなるビット線
 - 8 多結晶シリコンからなるキャパシタ電極
 - 9 SiO, からなる誘電体膜
- 20 10 多結晶シリコンからなるキャパシタ共通電極(セル・プレート)
 - 11 TiNからなるパリヤ膜
 - 12 多結晶シリコン膜
 - 12A シリコン
 - 13 A1プラグ
 - 14 A1からなる配線膜
 - 15 Tiなどの遷移金属膜
 - 15A 遷移金属シリサイド
 - 16 A1からなるプラグ

【図1】




【図3】

実施の形態!を説明する半導体装置の要部切断側面図




[図2]

実施の形態1を説明する半導体装置の要部切断側面図



[図4]

実施の形態Iを説明する半導体装置の要部切断側面図




【図5】

実施の形態1を説明する半導体装置の要部切断側面図


【図7】

実施の形態2を説明する半導体装置の要部切断側面図




【図6】

実施の形態2を説明する半導体装置の要部切断側面図



【図8】

実施の形態2を説明する半導体装置の要部切断側面図



フロントページの続き

(72)発明者 有本 由弘

神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内 (72)発明者 伊藤 昭男 神奈川県川崎市中原区上小田中4丁目1番 1号 富士通株式会社内